PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43) Date of publication of application: 17.09.1999

11-251144

(51)Int.Cl.

H01F 17/00 H01F 41/02

(21)Application number: 10-063979

27.02.1998

(71)Applicant: MURATA MFG CO LTD

(72)Inventor: SASAKI TOSHIYA

UCHIYAMA KAZUYOSHI

KAWAGUCHI MASAHIKO

IIDA NAOKI


(54) CHIP INDUCTOR AND MANUFACTURE THEREOF


(57)Abstract:

(22)Date of filing:

PROBLEM TO BE SOLVED: To provide a chip inductor, together with its manufacturing method, wherein poor connection is hard to occur at a connection electrode on a wall surface at an opening part formed in an insulating layer.

SOLUTION: On an upper surface of a substrate 12 a spiral first pattern electrode 14 is formed, and an insulating layer 16 is formed on-the upper surface thereof. The insulating layer 16 comprises a step part 18a wherein a connection opening part 18 is tilted toward thickness direction. On the upper surface of the insulating layer 16 a second pattern electrode 20 is formed, with a part near its one end part connected to the first pattern electrode 14 through a connection electrode 22 on the wall surface of step part 18a. A photo-mask 30 for forming the connection opening part 18 comprises an exposure opening part 34, with an opening pattern 36 for forming the tilted step part 18a formed on its both sides. Related to the opening pattern 36, the in side of a triangular shape comprising an acute vertical angle of 90° or less has a fine pattern exceeding resolution limit of a sensitized insulating material.





LEGAL STATUS

[Date of request for examination]

20.06.2000

[Date of sending the examiner's decision of rejection]

08.10.2002

Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

3446590

[Date of registration]

04.07.2003

[Number of appeal against examiner's decision of

2002-21555

rejection]

[Date of requesting appeal against examiner's decision 07.11.2002

of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-251144

(43)公開日 平成11年(1999)9月17日

B C

(51) Int.Cl. ⁶	識別記号	F I	
H01F 17/00		H01F 17/00	
41/02		41/02	

審査請求 未請求 請求項の数4 FD (全 7 頁)


(21)出顯番号	特願平10-63979	(71)出願人 000006231
		株式会社村田製作所
(22)出願日	平成10年(1998) 2月27日	京都府長岡京市天神二丁目26番10号
		(72)発明者 佐々木 俊 哉
		京都府長岡京市天神2丁目26番10号 株式
	•	会社村田製作所内
		(72)発明者 内 山 一 義
		京都府長岡京市天神2丁目26番10号 株式
		会社村田製作所内
		(72)発明者 川 口 正 彦
		京都府長岡京市天神2丁目26番10号 株式
		会社村田製作所内
		(74)代理人 弁理士 岡田 全啓
		最終頁に続く

(54) 【発明の名称】 チップインダクタおよびその製造方法

(57)【要約】

【課題】 絶縁層に形成された開口部の壁面の接続電極に接続不良が生じにくいチップインダクタおよびその製造方法を提供する。

【解決手段】 基板12の上面には、螺旋状の第1のパターン電極14が形成され、さらに、その上面には、絶縁層16が形成される。絶縁層16には、接続用開口部18が厚み方向に傾斜した段差部18aを有して形成される。さらに、絶縁層16の上面には、第2のパターン電極20が形成され、その一端部近傍は段差部18aの壁面の接続電極22を経由して第1のパターン電極14と接続される。接続用開口部18を形成するためのフォトマスク30は、露光用開口部34を有し、その両辺には、傾斜した段差部18aを形成するため開口パターンは、傾斜した段差部18aを形成するため開口パターン36が形成される。開口パターン36は、90度以下の尖った頂角を有する三角形状の内側を感光性絶縁材料の解像限界以上の微細なパターンとしたものである。



【特許請求の範囲】

【請求項1】 基板、

前記基板上に形成される第1のパターン電極、

前記第1のパターン電極を覆いながら前記基板上に形成 される絶縁層、

前記絶縁層上に形成される第2のパターン電極、

前記絶縁層を厚み方向に貫通して形成される開口部、および前記開口部の段差部の壁面を経由して前記第1のパターン電極と前記第2のパターン電極とを接続する接続電極を含むチップインダクタであって、

少なくとも前記接続電極が形成される前記開口部の段差 部は、厚み方向に傾斜して形成される、チップインダク タ。

【請求項2】 基板上に第1のパターン電極を形成する ステップと、

前記基板上に前記第1のパターン電極を覆いつつ感光性 絶縁材料を塗布し、フォトリングラフにて前記第1のパ ターン電極の一部に対応する位置に開口部を有する絶縁 層を形成するステップと、

前記絶縁層の上面に第2のパターン電極を形成すると同 20 時に、前記開口部の段差部の壁面を経由して前記第1のパターン電極と前記第2のパターン電極とを接続するための接続電極を形成するステップとを含む、チップインダクタの製造方法であって、

少なくとも前記接続電極が形成される前記開口部の段差 部は、透光率を低くしたフォトマスクを用いてフォトリ ソグラフにより形成される、チップインダクタの製造方 法。

【請求項3】 基板上に第1のパターン電極を形成する ステップと、

前記基板上に前記第1のパターン電極を覆いつつ感光性 絶縁材料を塗布し、フォトリングラフにて前記第1のパ ターン電極の一部に対応する位置に開口部を有する絶縁 層を形成するステップと、

前記絶縁層の上面に第2のパターン電極を形成すると同時に、前記開口部の段差部の壁面を経由して前記第1のパターン電極と前記第2のパターン電極とを接続するための接続電極を形成するステップとを含む、チップインダクタの製造方法であって、

前記開口部の段差部は、頂角を90度以下に尖らせた三 40 角形状の開口パターンを有するフォトマスクを用いてフォトリソグラフにより形成される、チップインダクタの 製造方法。

【請求項4】 基板上に第1のパターン電極を形成する ステップと、

前記基板上に前記第1のパターン電極を覆いながら感光性絶縁材料を塗布し、フォトリングラフにて前記第1のパターン電極の一部に対応する位置に開口部を有する絶縁層を形成するステップと、

前記絶縁層の上面に第2のパターン電極を形成すると同 50

時に、前記開口部の段差部の壁面を経由して前記第1のパターン電極と前記第2のパターン電極とを接続するための接続電極を形成するステップとを含む、チップインダクタの製造方法であって、

少なくとも前記接続電極が形成される前記開口部の段差 部は、頂角を90度以下に尖らせた三角形状の内側を前 記感光性絶縁材料の解像限界以上の微細な開口パターン としたフォトマスクを用いてフォトリソグラフにより形 成される、チップインダクタの製造方法。

10 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はチップインダクタおよびその製造方法に関し、特に、薄膜チップインダクタおよびその製造方法に関する。

[0002]

30

【従来の技術】図5は、従来のチップインダクタの一例 を示す分解斜視図であり、図7はその線VII-VII で切断した際の断面図解図である。図5に示すチップイ ンダクタ1は、基板2を含む。基板2の上面には、螺旋 状の第1のパターン電極3が形成される。第1のパター ン電極3は、基板2全面にスパッタリングや蒸着等で形 成された導電膜をたとえばエッチングすることにより形 成される。第1のパターン電極3の一端部は、基板2の 側面に引き出される。さらに、基板2の上面には、第1 のパターン電極3を覆いながらたとえば樹脂材からなる 絶縁層4が形成される。絶縁層4には、第1のパターン 電極3の他端部近傍に対応する位置にたとえば略矩形状 の開口部5が絶縁層4を厚み方向に貫通して形成され る。開口部5を有する絶縁層4は、基板2の全面に感光 性絶縁材料を塗布した後、たとえば図8に示すような矩 形状の開口部8aを有するフォトマスク8を用いてフォ トリソグラフにより形成される。すなわち、このフォト マスク8は、開口部8a以外の部分は光を遮蔽するよう 形成されているので、開口部8aに対応する部分の感光 性絶縁材料を露光してその後溶剤除去することにより、 開口部8aを有する絶縁層4が形成される。さらに、絶 縁層4の上面には、引出電極としての第2のパターン電 極6が形成される。第2のパターン電極6は、開口部5 の段差部5aの壁面の接続電極7を経由して基板2上の 第1のパターン電極3の他端部近傍と接続される。 開口 部5の段差部5aの壁面の接続電極7は、スパッタリン グや蒸着等で形成した導電膜をたとえばエッチングする ことにより第2のパターン電極6と同時に形成される。 【0003】また、図6は、従来のチップインダクタの 別の例を示す分解斜視図である。図6に示すチップイン ダクタ9は、基板2を含む。基板2の上面には、略Cの

字形状のパターン電極3a,3bおよび3cが形成され

る。パターン電極3aの一端部は、基板2の側面に引き

出される。また、パターン電極3bの一端部は、パター

ン電極3aの他端部と所定の間隔をおいて対向して配置

される。さらに、パターン電極3cの一端部は、パター ン電極3bの他端部と所定の間隔をおいて対向して配置 される。そして、パターン電極3cの他端部は、その一 端部とパターン電極3bの他端部との間、およびパター ン電極3bの一端部とパターン電極3aの他端部との間 を通って基板2の側面に引き出される。これらのパター ン電極3a~3cは、基板2全面にスパッタリングや蒸 着等で形成された導電膜をたとえばエッチングすること により形成される。基板2の上面には、パターン電極3 a~3cを覆いながらたとえば樹脂材からなる絶縁層4 が形成される。絶縁層4には、パターン電極3aおよび 3 b のそれぞれの他端部に対応する位置に開口部 5 が形 成され、パターン電極3bおよび3cのそれぞれの一端 部に対応する位置に別の開口部5′が形成される。この 開口部5,5′を有する絶縁層4も図5に示した従来例 と同様の方法で形成される。絶縁層4の上面には、ジャ ンパー線としてのパターン電極6,6′が開口部5, 5′間を繋ぐように形成される。そして、基板2上のパ ターン電極3aの他端部は、開口部5の段差部5aの壁 面の接続電極を経由して絶縁層4上のパターン電極6の 20 一端側に接続され、そのパターン電極6の他端側には、 開口部 5′の段差部 5 a′の壁面の接続電極を経由して 基板2上のパターン電極3bの一端部に接続される。ま た、基板2上のパターン電極3bの他端部は、開口部5 の段差部5aの壁面の別の接続電極を経由して絶縁層4 上のパターン電極6′の一端側に接続され、そのパター ン電極6′の他端側には、開口部5′の段差部5a′の 壁面の別の接続電極を経由して基板2上のパターン電極 3 c の一端部に接続される。したがって、全体としてみ

[0004]

同時に形成される。

【発明が解決しようとする課題】しかしながら、図5に示すような従来のチップインダクタ1では、図7に示すように、開口部5の段差部5 a の壁面が基板2に対して略直立した形状に形成されていたため、スパッタリング 40 や蒸着等で導電膜を成膜する際に段差部5 a の壁面に対する導電膜の着膜効率が悪くなったり、レジストパターン形成時にステップカバリー性(段差部の被覆性)が悪くなったりしやすかった。そのため、第2のパターン電極6および接続電極7を形成するため導電膜をウエットエッチングする際に、段差部5 a でのサイドエッチングが激しくなり、接続電極7のRdc(直流抵抗)不良やオープン不良が発生するおそれがあった。同様に、図6に示すような従来のチップインダクタ9でも開口部5、5′の段差部5 a、5 a′の壁面の接続電極にRdc不50

れば、パターン電極 $3a\sim3b$ 、6, 6 は、一本に接 30

続され、螺旋状のコイルパターンを構成する。開口部

5, 5′の段差部5a, 5a′の壁面の接続電極は、ス

パッタリングや蒸着等で形成した導電膜をたとえばウエ

ットエッチングすることにより第2のパターン電極6と

良やオープン不良が発生するおそれがあった。

【0005】それゆえに、本発明の主たる目的は、絶縁層に形成された開口部の壁面の接続電極に接続不良が生じにくいチップインダクタおよびその製造方法を提供することである。

[0006]

【課題を解決するための手段】本発明は、基板と、基板 上に形成される第1のパターン電極と、第1のパターン 電極を覆いながら基板上に形成される絶縁層と、絶縁層 上に形成される第2のパターン電極と、絶縁層を厚み方 向に貫通して形成される開口部と、開口部の段差部の壁 面を経由して第1のパターン電極と第2のパターン電極 とを接続する接続電極とを含むチップインダクタであっ て、少なくとも接続電極が形成される開口部の段差部 は、厚み方向に傾斜して形成される、チップインダクタ である。本発明にかかるチップインダクタでは、開口部 の段差部が厚み方向に傾斜して形成されるので、接続電 極の段差部の壁面への着膜効率を高めることが容易にな り、レジスト膜成膜時のステップカバリー性も向上す る。したがって、接続電極部分での接続不良が生じにく く、接続信頼性の高いチップインダクタを得ることがで きる。

【0007】また、本発明にかかるチップインダクタの 製造方法は、基板上に第1のパターン電極を形成するス テップと、基板上に第1のパターン電極を覆いつつ感光 性絶縁材料を塗布し、フォトリソグラフにて第1のパタ ーン電極の一部に対応する位置に開口部を有する絶縁層 を形成するステップと、絶縁層の上面に第2のパターン 電極を形成すると同時に、開口部の段差部の壁面を経由 して第1のパターン電極と第2のパターン電極とを接続 するための接続電極を形成するステップとを含む、チッ プインダクタの製造方法であって、少なくとも接続電極 が形成される開口部の段差部は、透光率を低くしたフォ トマスクを用いて形成される、チップインダクタの製造 方法である。絶縁層の開口部をフォトリソグラフにて形 成する際に、透光率を低くしたフォトマスクを用いて段 差部を形成することにより、段差部の露光量が少なくな るため、段差部を厚み方向に傾斜するよう形成すること ができる。そのため、第2のパターン電極と接続電極と を同時に形成する際に、段差部の壁面への着膜効率を高 めることが容易になり、レジスト膜成膜時のステップカ バリー性も向上する。したがって、接続電極部分での接 続不良が生じにくく、接続信頼性の高いチップインダク タを得ることができる。

【0008】さらに、本発明にかかるチップインダクタの製造方法は、基板上に第1のパターン電極を形成するステップと、基板上に第1のパターン電極を覆いつつ感光性絶縁材料を塗布し、フォトリソグラフにて第1のパターン電極の一部に対応する位置に開口部を有する絶縁層を形成するステップと、絶縁層の上面に第2のパター

ン電極を形成すると同時に、開口部の段差部の壁面を経由して第1のパターン電極と第2のパターン電極とを接続するための接続電極を形成するステップとを含む、チップインダクタの製造方法であって、少なくとも接続電極が形成される開口部の段差部は、頂角を90度以下に尖らせた三角形状の開口パターンを有するフォトマスクを用いて形成される、チップインダクタの製造方法である。絶縁層の開口部をフォトリソグラフにて形成する際に、頂角を90度以下に尖らせた三角形状の開口パターンを有するフォトマスクを用いて絶縁層の開口部の段差 10部を形成することにより、三角形の底辺側から頂点側へといくに従い露光量が絞られていくので、段差部を厚み方向に傾斜するよう形成することができる。そのため、第2のパターン電極と接続電極とを同時に形成する際に、段差部の壁面への着膜効率を高めることが容易にな

【0009】また、本発明にかかるチップインダクタの 20 製造方法は、基板上に第1のパターン電極を形成するス - テップと、基板上に第1のパターン電極を覆いながら感 光性絶縁材料を塗布し、フォトリソグラフにて第1のパ ・ ターン電極の一部に対応する位置に開口部を有する絶縁 層を形成するステップと、絶縁層の上面に第2のパター ン電極を形成すると同時に、開口部の段差部の壁面を経 由して第1のパターン電極と第2のパターン電極とを接 続するための接続電極を形成するステップとを含む、チ ップインダクタの製造方法であって、少なくとも接続電 極が形成される開口部の段差部は、頂角を90度以下に 30 尖らせた三角形状の内側を感光性絶縁材料の解像限界以 上の微細な開口パターンとしたフォトマスクを用いて形 成される、チップインダクタの製造方法である。絶縁層 の開口部をフォトリソグラフにて形成する際に、頂角を 90度以下に尖らせた三角形状の内側を感光性絶縁材料 の解像限界以上の微細な開口パターンとしたフォトマス クを用いて絶縁層の開口部の段差部を形成することによ り、三角形の底辺側から頂点側へといくに従い露光量が 絞られていくとともに、露光量を他の部分よりも少なく することができるので、段差部を厚み方向に傾斜するよ 40 う形成することができる。そのため、第2のパターン電 極と接続電極とを同時に形成する際に、段差部の壁面へ の着膜効率を高めることが容易になり、レジスト膜成膜 時のステップカバリー性も向上する。したがって、接続 電極部分での接続不良が生じにくく、接続信頼性の高い チップインダクタを得ることができる。

り、レジスト膜成膜時のステップカバリー性も向上す

る。したがって、接続電極部分での接続不良が生じにく

く、接続信頼性の高いチップインダクタを得ることがで

【0010】本発明の上述の目的, その他の目的, 特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。

[0011]

きる。

【発明の実施の形態】図1は、本発明にかかるチップインダクタの一例を示す斜視図であり、図2は、その分解斜視図である。図1に示すチップインダクタ10は、たとえばセラミックなどの絶縁体で形成された基板12を含む。基板12の上面には、たとえばAgやCuなどで螺旋状の第1のパターン電極14が形成される。第1のパターン電極14の一端部は、基板12の側面に引き出される。さらに、基板12の上面には、第1のパターン電極14を覆いながらたとえば感光性ポリイミドなどで絶縁層16が形成される。絶縁層16には、第1のパターン電極14の他端部近傍に対応する位置にたとえば略矩形状の接続用開口部18が絶縁層16を厚み方向に貫通して形成される。

【0012】接続用開口部18の段差部18aは、図3に示すように厚み方向に傾斜して形成される。絶縁層16の上面には、たとえばAgやCuなどで引出電極としての第2のパターン電極20が形成される。第2のパターン電極20の一端部近傍は、接続用開口部18の段差部18aの壁面の接続電極22を経由して基板12上の第1のパターン電極14の他端部近傍と接続される。したがって、第1のパターン電極14、接続電極22および第2のパターン電極20は、積層体中において一本に接続され、螺旋状のコイルパターンを構成することとなる。さらに、図示しないが、絶縁材料を使用した外装・保護膜、あるいは外部電極が形成される。

【0013】このチップインダクタ10は、以下の製造方法によって製造される。まず、たとえばセラミックなどの絶縁体でなる基板12が準備される。基板12上の全面には、スパッタリングや蒸着などの方法によりAgやCuなどの導電体薄膜が形成される。次に、導電体薄膜上の全面にレジスト材が塗布される。そして、露光・現像を行い、レジストパターンが形成される。その後、エッチングを行い、レジストパターンの形成されていない部分の導電体薄膜を除去した後、レジストパターンを除去することにより、螺旋状の第1のパターン電極14が形成される。

【0014】次に、第1のパターン電極14が形成された基板12上に感光性ポリイミドなどの感光性絶縁材料が公知の方法で塗布され、フォトマスク30を用いたフォトリソグラフが行われる。この実施形態で用いたフォトマスク30は、図4に示すように、光を完全に遮断する遮光部32と、絶縁層16の接続用開口部18を形成するために感光性絶縁材料を露光させるための略矩形状の露光用開口部34が形成される。露光用開口部34が形成される。露光用開口部34では、遮光部32を厚み方向に貫通して形成される。さらに、このフォトマスク30は、露光用開口部34の対向した両辺に傾斜した段差部18aを形成するための三角形状の開口パターン36が形成される。この三角形の頂角Aは、90度以下の尖った角度に形成されることが所望の段差部18aを得るために好ましい。また、三角形

10

状の開口パターン36の内側には、感光性絶縁材料の解 像限界以上の微細なパターンが形成される。感光性絶縁 材料の解像限界以上の微細なパターンを用いるのは、接 続用開口部18の中心部側よりも段差部18aの露光量 を減少させることにより、厚み方向に傾斜した段差部1 8 a を得るためである。このような開口パターンとして は、たとえば極小ドット状小孔の集合体、簾状体、半透 明膜などを用いることができる。頂角90度以下の三角 形状の内側をたとえば極小ドット状小孔の集合体として 透光率を落とした開口パターン36を用いた場合には、 三角形状の開口パターン36の透光率が露光用開口部3 4の中心部よりも低く、遮光部32よりも高くなる。し かも、三角形状の底辺側が露光用開口部34の中心側に 配置され、頂点側が露光用開口部34の中心とは反対側 に配置されるので、中心側から遠ざかるに従い徐々に透 光率が低下する。そのため、このフォトマスク30を用 いて感光性絶縁材料を露光して現像した後、不要部分を 除去することにより、接続用開口部18を有する絶縁層 16が形成されるとともに、段差部18 aが厚み方向に 傾斜して形成される。なお、この実施形態では、露光し 20 た部分を除去して接続用開口部18を形成するため、露 光により可溶性になるポジ型の感光性絶縁材料が用いら れる。

【0015】次に、開口部18の段差部18aを含む絶 縁層16上の全面および開口部18から露出した基板1 2上にスパッタリングや蒸着などの方法によりAgやC uなどの導電体薄膜が形成される。スパッタリングや蒸 着は、絶縁層16表面に直交する方向から行われるの で、段差部18aが厚み方向に傾斜して形成されている 場合には、段差部18aの壁面が直交している従来のも 30 のに比べて、段差部18aの壁面に対する着膜効率が向 上する。次に、導電体薄膜上の全面に、スピンコートや ロールコートなどの方法によりレジスト材が塗布され る。この場合も、段差部18aの壁面が傾斜して形成さ れているので、壁面が直立している従来のものに比べ て、レジストステップカバリー性が向上し、段差部18 a の壁面をレジスト材で被覆しやすくなり、レジスト材 による被覆が不完全なことに基づくサイドエッチングを 防止でき、接続電極22のRdc不良やオープン不良を 防止することができる。その後、ウエットエッチングし 40 て不要部分を取り除いた後、レジスト材を除去すること により、段差部18aの壁面を経由して第1のパターン 電極14に接続される接続電極22および絶縁層14上 の引出電極としての第2のパターン電極20が同時に形 成される。そして、ポリイミド等の絶縁材料を使用して 外装・保護膜が形成され、ダイシングまたはスクライブ ・ブレイク等の公知の方法で多数個付きの基板がチップ 状に分割され、外部電極がスパッタリングまたはウエッ トメッキなどの方法により形成される。

【0016】このチップインダクタ10では、開口部の 50

段差部が厚み方向に傾斜して形成されているので、段差 部18aの壁面への着膜効率を高めることが容易にな り、電極膜やレジスト膜成膜時のステップカバリー性も 向上する。したがって、接続電極22部分での接続不良 が生じにくく、接続信頼性の高いチップインダクタを得 ることができる。

【0017】なお、図6に示したタイプのチップインダ クタについても、上述したチップインダクタ10と同様 の方法により傾斜した段差部を有する接続用開口部を形 成することができ、同様の作用効果を得ることができ る。また、本発明において絶縁層16に形成する開口部 18の段差部18aの傾斜は、少なくとも接続電極22 が通る壁面に形成されていればよいが、開口部18の全 ての壁面に形成されていてもよい。

[0018]

【発明の効果】本発明によれば、開口部の段差部におけ る接続不良が生じにくいチップインダクタを得ることが できる。

【図面の簡単な説明】

【図1】本発明にかかるチップインダクタの一例を示す 斜視図である。

【図2】図1に示すチップインダクタを分解斜視図であ る。

【図3】図1に示すチップインダクタの開口部付近を線 Ⅰ Ι Ι - Ι Ι Ι で切断して示す断面図解図である。

【図4】図1に示すチップインダクタの開口部を形成す るためのマスクパターンの一例を示す平面図解図であ る。

【図5】従来のチップインダクタの一例を示す分解斜視 図である。

【図6】従来のチップインダクタの他の例を示す分解斜 視図である。

【図7】図5に示すチップインダクタの開口部付近を線 VII-VIIで切断して示す断面図解図である。

【図8】図5に示すチップインダクタの開口部を形成す るためのマスクパターンの一例を示す平面図解図であ る。

【符号の説明】

10 チップインダクタ

12 基板

14 第1のパターン電極

16 絶縁層

18 接続用開口部

18a 段差部

20 第2のパターン電極

22 接続電極


30 フォトマスク

3 2 遮光部


34 露光用開口部

36 開口パターン


【図1】




【図2】




【図3】




[図4]




[図5]




[図6]



【図7】



【図8】



フロントページの続き

(72)発明者 飯 田 直 樹

京都府長岡京市天神2丁目26番10号 株式 会社村田製作所内